TypTagZeitRaumBeginnDozentCPsLv. Nr.
P4**S2|02 A202*Heenes, W.6,020.0026.5

Termine

  • ...

Inhalt

Ziel ist es, eine spezielle oder universelle Architektur zu entwerfen, auf einer FPGA Platform zu implementieren und ihre Leistungsfähigkeit zu evaluieren. Es werden unterschiedliche, aktuelle Themen vergeben, die einzeln oder in kleinen Gruppen bearbeitet werden sollen. Mögliche Themenbereiche sind

  • Beschleunigung spezieller Algorithmen oder Anwendungen
  • Unterstützung massivparalleler Systeme, wie Cellular Automata oder Global Cellular Automata
  • Soft-Manycores mit optimierten Network-On-Chip
  • Architekturen mit nicht-konventionellen Verarbeitungsprinzipien wie z.B. Datenflussprinzip, Stream-Processing, Logik-Kalkül, Prozessnetze, Agentensysteme in Hardware
  • Optimierung des ILP (Instruction Level Parallelisim) mit Techniken wie Pipelining, Prefetching, Branch Prediction, Cache, Out-of-order execution.

Vorwissen

  • Logischer Entwurf digitaler Systeme, Rechnerarchitektur, Hardware/Software-Schnittstelle
  • Empfohlen wird der vorherige Besuch der LV "Einführung in Computer Microsystems"

Lernziele

  • Erlangung von Fähigkeiten zum praktischen Entwurf von Prozessorarchitekturen unter Einsatz von Entwurfswerkzeugen
  • Beurteilung des Aufwands und der Leistungsfähigkeit von Prozessoren

Literatur

  • M. D. Ciletti: Modeling, Synthesis And Rapid Prototyping With The Verilog HDL, Prentice Hall 1999
  • Patterson, Hennessy: Computer Organization & Design, The Hardware / Software Interface, Morgan Kauffmann, 1998
  • J. L. Hennessy, D. A. Patterson: Rechnerarchitektur, Vieweg 1994
A A A | Drucken Drucken | Impressum Impressum | Sitemap Sitemap | Suche Suche | Kontakt Kontakt | Webseitenanalyse: Mehr Informationen
zum Seitenanfangzum Seitenanfang