

Grundlagen der Informatik III

Wintersemester 2010/2011

Wolfgang Heenes, Patrik Schmittat



TECHNISCHE
UNIVERSITÄT
DARMSTADT

12. Aufgabenblatt mit Lösungsvorschlag

07.02.2011

Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden. Die Hausaufgaben sind in der Kalenderwoche 7 (14.02. bis 18.02.) bei den Tutoren in **physikalischer Form** (handschriftlich oder gedruckt) abzugeben. Bei allen Abgaben ist der Name des Tutors und die Übungsgruppe deutlich anzugeben. Bei Teamabgaben wird nur eine Lösung eingereicht, die alle Namen der Teammitglieder enthält.

Aufgabe 1: Schnelltest

<i>Fragen</i>	<i>Antworten</i>
<i>1. Was gehört zu den Aufgaben des virtuellen Speichers?</i>	<input type="checkbox"/> Schutz von Programmen und Daten vor Zugriff durch Prozesse. <input checked="" type="checkbox"/> Ermöglicht Programme, deren Größe die des Hauptspeichers überschreiten. <input type="checkbox"/> Unterstützung der sequentiellen Ausführung von Programmen. <input checked="" type="checkbox"/> Ausnutzung von zeitlicher und räumlicher Lokalität.
<i>2. Welche der folgenden Aussagen über eine Seitentabelle (page table) sind richtig?</i>	<input type="checkbox"/> Die virtuelle Adresse steht in der Seitentabelle. <input checked="" type="checkbox"/> In der Seitentabelle wird für jeden Eintrag ein Valid-Bit gespeichert. <input type="checkbox"/> Die Seitentabelle wird in einem optimierten Speicher abgelegt. <input checked="" type="checkbox"/> Die Seitentabelle kann in den Hintergrundspeicher ausgelagert werden.
<i>3. Caches und virtueller Speicher können folgendermaßen verglichen werden:</i>	<input type="checkbox"/> Die Assoziativität in Caches entspricht der Kachelgröße im virtuellen Speicher. <input checked="" type="checkbox"/> Blöcke und Blockgröße in Caches entsprechen Seiten und Seitengrößen. <input checked="" type="checkbox"/> Der Cache-Index entspricht der Seitennummer. <input checked="" type="checkbox"/> Ein Cache-Miss entspricht einem Seitenfehler (<i>page fault</i>). <input type="checkbox"/> Caches und virtueller Speicher können nicht sinnvoll verglichen werden.
<i>4. Welche der Aussagen zu Dateien und Dateisystemen sind richtig?</i>	<input type="checkbox"/> Die Dateierweiterung/Dateiendung besteht immer aus ein bis drei Zeichen. <input type="checkbox"/> Alle Dateisysteme unterscheiden zwischen Groß- und Kleinschreibung. <input type="checkbox"/> Ein Dateisystem eignet sich i. A. für alle Speichermedien (Platte, DVD, Band, ...) <input checked="" type="checkbox"/> Freispeicher wird häufig durch verkettete Listen oder Bitmaps verwaltet.

Aufgabe 2: Interrupts


a) Die folgenden Interrupts mit Prioritäten $prio$ laufen zu den angegebenen Zeiten t auf. Der Wert d gibt die Zeiteinheiten an, die jeweils zur Bearbeitung eines Interrupts benötigt werden:

- Clock $prio = 28$, $t = \{2, 11, 20\}$, $d = 1$
- Device 1 $prio = 3$, $t = \{0, 12, 17\}$, $d = 6$
- Device 2 $prio = 4$, $t = \{15\}$, $d = 2$
- Device 3 $prio = 5$, $t = \{4, 13, 21\}$, $d = 3$

Ein Interrupt mit hoher Priorität (= niedriger Wert) kann dabei einen Interrupt mit niedrigerer Priorität (= hoher Wert) unterbrechen.

Erarbeiten Sie eine Grafik aus der ersichtlich ist, welche Interrupts zu welchem Zeitpunkt bearbeitet werden.

Lösungsvorschlag:



b) Angenommen, ein Rechner kann ein Speicherwort in 10 ns lesen bzw. schreiben. Für jeden Kontextwechsel (z. B. wenn ein Interrupt eintrifft) müssen alle 32 CPU-Register sowie das PC- und PSW-Register¹ auf den Stack gesichert werden. Wie viele Interrupts kann das System pro Sekunde maximal verarbeiten?

Lösungsvorschlag:

Es müssen bei jedem Interrupt 34 Register auf den Stack geschrieben (340 ns) und am Ende wieder vom Stack gelesen (340 ns) werden. Insgesamt also 680 ns pro Interrupt und damit maximal 1470588 Interrupts pro Sekunde.

c) Moderne Architekturen besitzen häufig mehrere Registersätze (*register windows*), typischerweise zwischen 2 und 32 Stück. Angenommen, bei einem Interrupt müssen nur noch PC- und PSW-Register sowie das Register CWP (*current window pointer*, zeigt auf das aktuelle window), gesichert werden. Wie viele Interrupts kann ein solches System maximal verarbeiten? Alle weiteren Angaben wie in Aufgabenteil b). Benennen Sie eine weitere Situation, bei der *register windows* eine Effizienzsteigerung ermöglichen.

Lösungsvorschlag:

Wenn wir davon ausgehen, dass bei einem Interrupt nur noch die drei angegebenen Register gesichert werden müssen, ergeben sich 60 ns bzw. $60 \cdot 10^{-9}$ s pro Interrupt und damit maximal ≈ 16666666 Interrupts pro Sekunde.

Register windows werden auch bei Funktionsaufrufen verwendet, um das Sichern der Register auf dem Stack zu sparen. Je nach Architektur kann der CWP auch als Zähler implementiert sein, der bei jedem Funktionsaufruf inkrementiert und nachher wieder dekrementiert wird. Somit spart man sich auch das Sichern des CWP auf dem Stack.

¹ Prozessorstatuswort

Aufgabe 3: Translation Lookaside Buffer – TLB

Untersucht werden Speicherzugriffe auf einem System mit 256 MByte Hauptspeicher, 1 GByte virtuellem Adressraum, 64 KByte Kachel-/Seitengröße und vollasoziativem Translation Lookaside Buffer mit 4 Einträgen (Ersetzungstrategie LRU).

a) Wie groß ist der TLB (ohne Verwaltungsinformationen)?

Lösungsvorschlag:

2^{28} Byte Hauptspeicher und 2^{30} Byte virtueller Adressraum. Mit einer Seitengröße von 64 KByte werden $30 - 16 = 14$ Bit für die virtuelle Seitennummer sowie $28 - 16 = 12$ Bit für die physikalische Seitennummer benötigt. Insgesamt werden also $104 = 4 \cdot (14 + 12)$ Bit für den TLB benötigt.

b) Füllen Sie die folgenden Tabellen aus. Felder, die keinen Eintrag erhalten sollen, sind mit “-“ zu kennzeichnen. Nehmen Sie an, dass zu Beginn sowohl der Translation Lookaside Buffer noch nicht gefüllt ist und dass die angeforderten Seiten sich zunächst nicht im Speicher befinden. Die einzelnen auszufüllenden Tabellen sollen jeweils für sich alleine betrachtet werden.

Zugriff virtl.Adresse	Seitenfehler	virtuelle Seitennummer
0x134F B00F		
0x3D49 1512		
0x2010 5234		
0x4F45 6344		
0x1467 2324		
0x134F 4326		
0x0348 2342		
0x2321 2321		
0x1421 4638		
0x4235 7427		

Lösungsvorschlag:

Zugriff virtl.Adresse	Seitenfehler	virtuelle Seitennummer
0x134F B00F	ja	0x134F
0x3D49 1512	ja	0x3D49
0x2010 5234	ja	0x2010
0x4F45 6344	ja	0x4F46
0x1467 2324	ja	0x1467
0x134F 4326	nein	0x134F
0x0348 2342	ja	0x0348
0x2321 2321	ja	0x2321
0x1421 4638	ja	0x1421
0x4235 7427	ja	0x4235

Zugriff virtl.Adresse	hit/miss im TLB	virtuelle Seitennummer (TLB)	
		neu eingelagert	ersetzt
0x1467 4327			
0x3D49 1278			
0x0010 1144			
0x1466 1284			
0x1348 B756			
0x1467 1A34			
0x1466 0012			
0x0010 6B35			
0x2321 34C1			
0x3D49 2138			
0x2235 4327			

Lösungsvorschlag:

Zugriff <i>virtl.Adresse</i>	hit/miss im TLB	virtuelle Seitennummer (TLB)	
		neu eingelagert	ersetzt
0x1467 4327	miss	0x1467	–
0x3D49 1278	miss	0x3D49	–
0x0010 1144	miss	0x0010	–
0x1466 1284	miss	0x1466	–
0x1348 B756	miss	0x1348	0x1467
0x1467 1A34	miss	0x1467	0x3D49
0x1466 0012	hit	–	–
0x0010 6B35	hit	–	–
0x2321 34C1	miss	0x2321	0x1348
0x3D49 2138	miss	0x3D49	0x1467
0x2235 4327	miss	0x2235	0x1466

Anmerkung: die erste Tabelle enthält virtuelle Adressen, die mit einem virtuellen Adressraum von 1 GByte nicht darstellbar sind. Dies sind diejenigen Adressen, deren vordeste Hex-Ziffer größer als 3 ist.

Aufgabe 4: Seitenflattern

Gegeben ist ein System mit virtuellem Speicher und der Seiteneretzungsstrategie LRU. Die Seitengröße beträgt 4096 Bytes, ein `int` ist 4 Bytes groß. Die Matrix

```
int m[256][256]; /* 256 x 256 Matrix */
```

beginnt mit der zweiten Seite des virtuellen Adressraums (d. h. die virtuelle Adresse von `m[0][0]` ist 4096). Beachten Sie, dass Matrizen in C zeilenweise abgespeichert werden.²

Das Programm liegt in der ersten Seite des virtuellen Adressraums.

1.

```
for(i=0; i<=255; i++){
  for(k=0; k<=255; k++){
    m[i][k] = 0;
  }
}
```

2.

```
for(i=0; i<=255; i++){
  for(k=0; k<=255; k++){
    m[k][i] = 0;
  }
}
```

Einem Prozess stehen zur Ausführung einer dieser beiden Programmvarianten drei physische Speicherseiten zur Verfügung. Das Programm befindet sich bereits in Seite 1, zwei weitere Seiten sind noch frei.

Wieviele Seitenfehler werden von den beiden Varianten (1) und (2) erzeugt?

Lösungsvorschlag:

Das Programm und die Matrix sind wie folgt im virtuellen Speicher angeordnet:

² Bei der Notation `m[i][k]` bezeichnet also `k` den Zeilen- und `i` den Spaltenindex, wobei alle Elemente einer Zeile aufeinanderfolgend im Speicher liegen.

Adresse	Seite	
0	0	Programm
4 096	1	m[0][0] .. m[0][255] m[1][0] .. m[1][255] m[2][0] .. m[2][255] m[3][0] .. m[3][255]
8 192	2	m[4][0] ... m[7][255]
12 288	3	...
262 144	64	m[252][0] ... m[255][255]

Für die Hauptspeicherzugriffe gilt:

Es wird immer abwechselnd auf die *Programmseite* und eine *Matrixseite* zugegriffen, d. h. direkt vor einem Zugriff auf ein Matrixelement findet ein Programmzugriff statt. Aus der Verwendung der LRU-Strategie und der Tatsache, dass drei Hauptspeicherseiten zur Verfügung stehen, folgt, dass die Programmseite nicht ausgelagert wird. Stattdessen wird immer diejenige Matrixseite ausgelagert, die vom letzten Matrixzugriff nicht betroffen war.

1. Es erfolgt ein *zeilenweiser* Zugriff auf die Matrix. Da eine Matrixseite komplett abgearbeitet wird, muss sie nur genau einmal eingelagert werden. Daher treten 64 Seitenfehler auf.
2. Zugriffsreihenfolge auf die Matrixelemente:

```

m[0][0]  m[1][0]  m[2][0]  ...  m[255][0]
m[0][1]  m[1][1]  m[2][1]  ...  m[255][1]
...
m[0][255] m[1][255] m[2][255] ... m[255][255]

```

Jeweils nach der Bearbeitung von 4 Matrixelementen tritt ein Seitenfehler auf. Folglich erhält man $256 \cdot 256 / 4 = 16384$ Seitenfehler.

Aufgabe 5: Virtueller Speicher

Ein Prozess bestehe aus 5 Seiten im virtuellen Adressraum und habe zwei Kacheln mit den Adressen A1 und A2 im Hauptspeicher zur Verfügung. Die Referenzreihenfolge auf die virtuellen Seiten sei wie in nachstehender Tabelle angegeben, wobei n_l einen Lesezugriff und n_s einen Schreibzugriff auf die n -te Seite bedeutet. Es wird LRU als Seitenersetzungsstrategie angenommen.

a) Führen Sie Buch über die Speicherbelegung, indem Sie die leeren Felder in der Tabelle wie folgt ausfüllen:

- Unter **Seitenfehler** sollen Sie eintragen, ob die jeweilige Referenz zu einem Seitenfehler führt (ja) oder nicht (nein).
- Unter **A1** und **A2** sollen Sie die Seite angeben, die sich nach der Referenz in der jeweiligen Speicheradresse befindet.
- Unter **zurückgeschrieben** sollen Sie die Seite angeben, die auf die Platte zurückgeschrieben werden muss. Ist kein Zurückschreiben erforderlich, so tragen sie „—“ ein.

Referenz	Seitenfehler	A1	A2	zurückgeschrieben
1 _l			-	-
2 _s				-
4 _s				
2 _l				
5 _l				
3 _s				
2 _s				
3 _l				
1 _s				

Lösungsvorschlag:

Referenz	Seitenfehler	A1	A2	zurückgeschrieben
1 _l	ja	1	-	-
2 _s	ja	1	2	-
4 _s	ja	4	2	keine
2 _l	nein	4	2	keine
5 _l	ja	5	2	4
3 _s	ja	5	3	2
2 _s	ja	2	3	keine
3 _l	nein	2	3	keine
1 _s	ja	1	3	2

b) Führen Sie Buch über den Inhalt der Seitentabelle des Prozesses, welche aus einer P-Spalte (Present-Bit) und einer Adr.-Spalte (physische Speicheradresse) besteht. In den unteren Tabellen ist zunächst der Zustand der Seitentabelle vor der Ausführung angegeben. Dabei steht die i-te Zeile jeder Tabelle für die i-te virtuelle Speicherseite. Tragen Sie für jeden Zugriff nur die Änderungen gegenüber dem jeweiligen Vorzustand der Tabelle ein.

	1 _l	2 _s	4 _s	2 _l																																																																										
	<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td>0</td><td>A2</td></tr><tr><td>0</td><td>A1</td></tr><tr><td>0</td><td>A1</td></tr><tr><td>0</td><td>A2</td></tr><tr><td>0</td><td>A1</td></tr></table>	P	Adr.	0	A2	0	A1	0	A1	0	A2	0	A1	<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.																							
P	Adr.																																																																													
0	A2																																																																													
0	A1																																																																													
0	A1																																																																													
0	A2																																																																													
0	A1																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
	5 _l	3 _s	2 _s	3 _l	1 _s																																																																									
	<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table;"><tr><td>P</td><td>Adr.</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.										
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													
P	Adr.																																																																													

Lösungsvorschlag:

	11	2s	4s	21																																																													
	<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td>0</td><td>A2</td></tr><tr><td>0</td><td>A1</td></tr><tr><td>0</td><td>A1</td></tr><tr><td>0</td><td>A2</td></tr><tr><td>0</td><td>A1</td></tr></table>	P	Adr.	0	A2	0	A1	0	A1	0	A2	0	A1	<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td>1</td><td>A1</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.	1	A1									<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td>1</td><td>A2</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.			1	A2							<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td>0</td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td>1</td><td>A1</td></tr><tr><td></td><td></td></tr></table>	P	Adr.	0						1	A1			<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.										
P	Adr.																																																																
0	A2																																																																
0	A1																																																																
0	A1																																																																
0	A2																																																																
0	A1																																																																
P	Adr.																																																																
1	A1																																																																
P	Adr.																																																																
1	A2																																																																
P	Adr.																																																																
0																																																																	
1	A1																																																																
P	Adr.																																																																
	51	3s	2s	31	1s																																																												
	<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td>0</td><td></td></tr><tr><td>1</td><td>A1</td></tr></table>	P	Adr.							0		1	A1	<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td>0</td><td></td></tr><tr><td>1</td><td>A2</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.			0		1	A2					<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td>1</td><td>A1</td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td>0</td><td></td></tr></table>	P	Adr.			1	A1					0		<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.											<table border="1" style="display: inline-table; border-collapse: collapse;"><tr><th>P</th><th>Adr.</th></tr><tr><td>1</td><td>A1</td></tr><tr><td>0</td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr><tr><td></td><td></td></tr></table>	P	Adr.	1	A1	0							
P	Adr.																																																																
0																																																																	
1	A1																																																																
P	Adr.																																																																
0																																																																	
1	A2																																																																
P	Adr.																																																																
1	A1																																																																
0																																																																	
P	Adr.																																																																
P	Adr.																																																																
1	A1																																																																
0																																																																	

Hausaufgabe 1: Adressumrechnung (10 Punkte)

Für ein Computersystem mit virtuellem Speicher sind die folgenden Daten bekannt:

- 11 Bit Seitenoffset (Byteadressierung)
- 32 virtuelle Seiten
- 8 physische Seiten

a) Wie groß ist der virtuelle Adressraum des Systems?

Lösungsvorschlag:

Der virtuelle Adressraum umfasst $2^5 \cdot 2^{11}$ Byte = 64 kB.

b) Wieviel physischen Speicher hat das System?

Lösungsvorschlag:

Der physische Speicher beträgt $2^3 \cdot 2^{11}$ Byte = 16 kB.

c) Wieviele Bits werden für die Adressierung der virtuellen Seiten benötigt?

Lösungsvorschlag:

Um 32 virtuelle Seiten zu adressieren werden 5 Bit benötigt.

d) Wieviele Bits werden für die Adressierung der physischen Seiten benötigt?

Lösungsvorschlag:

Um 8 physische Seiten zu adressieren werden 3 Bit benötigt.

e) Betrachten Sie die nachstehende Momentaufnahme der Seitentabelle eines Prozesses. Geben Sie für die folgenden Zugriffe auf virtuelle Speicheradressen die vom Betriebssystem zu ermittelnde physische Speicheradresse an. Führt der Zugriff zu einem Seitenfehler, so schreiben Sie unter Phys. Adresse einfach „Seitenfehler“.

0x42ed, 0xb84b, 0xaf1e, 0xe6d8, 0x1f2c, 0x1348, 0xa324, 0xe5b6
 0xb8ed, 0x4209, 0xa0d3, 0xb81e, 0x5d93, 0x95d7, 0x10db, 0xe11d

Dabei sollen die Zugriffe unabhängig von einander erfolgen. Sie sollen also keine Ein- oder Auslagerung von Seiten betrachten, so dass sich die Seitentabelle nicht ändert.

	<u>P</u>	<u>Seitennr.</u>		<u>P</u>	<u>Seitennr.</u>		<u>P</u>	<u>Seitennr.</u>		<u>P</u>	<u>Seitennr.</u>
0	0	7	8	1	2	16	0	2	24	1	7
1	0	5	9	0	4	17	0	2	25	0	1
2	0	6	10	0	7	18	1	1	26	0	6
3	0	3	11	0	6	19	0	5	27	1	6
4	0	3	12	0	5	20	1	0	28	1	4
5	0	4	13	0	2	21	1	5	29	0	6
6	0	4	14	0	1	22	0	2	30	0	4
7	0	6	15	0	6	23	1	3	31	0	4

<u>Virt. Adresse</u>	<u>Seitennr.</u>	<u>Seitenoffset</u>	<u>Phys. Adresse</u>
0x42ed			
0xb84b			
0xaf1e			
0xe6d8			
0x1f2c			
0x1348			
0xa324			
0xe5b6			
0xb8ed			
0x4209			
0xa0d3			
0xb81e			
0x5d93			
0x95d7			
0x10db			
0xe11d			

Lösungsvorschlag:

<u>Virt. Adresse</u>	<u>Seitennr.</u>	<u>Seitenoffset</u>	<u>Phys. Adresse</u>
0x42ed	8	0x2ed	0x12ed
0xb84b	23	0x4b	0x184b
0xaf1e	21	0x71e	0x2f1e
0xe6d8	28	0x6d8	0x26d8
0x1f2c	3	0x72c	Seitenfehler
0x1348	2	0x348	Seitenfehler
0xa324	20	0x324	0x324
0xe5b6	28	0x5b6	0x25b6
0xb8ed	23	0xed	0x18ed
0x4209	8	0x209	0x1209
0xa0d3	20	0xd3	0xd3
0xb81e	23	0x1e	0x181e
0x5d93	11	0x593	Seitenfehler
0x95d7	18	0x5d7	0xdd7
0x10db	2	0xdb	Seitenfehler
0xe11d	28	0x11d	0x211d