


# Grundlagen der Rechnertechnologie

## Sommersemester 2010 – 13. Vorlesung

Dr.-Ing. Wolfgang Heenes



TECHNISCHE  
UNIVERSITÄT  
DARMSTADT





1. Vorbesprechung fünftes Labor

2. Aufbau elektrischer Schaltungen


3. Zusammenfassung und Ausblick

# Vorbereitung fünftes Labor

## Synthese von Schaltnetzen

### Aufgabe 13.1

- ▶ Halbaddierer, Realisierung mit NANDs
- ▶ Zeichnen Sie einen Schaltplan und den zugehörigen Verdrahtungsplan mit Angabe der Anschlußbelegungen der verwendeten ICs.



## Aufgabe 13.2

- ▶ Ermitteln Sie nun mit Hilfe des Datenblattes zum IC 74LS00 die zu Ihrer Schaltung gehörenden Werte für die Propagierungszeit/Propagierungsverzögerung.
- ▶ Propagierungszeit: Ändert sich ein Eingabewert einer Schaltung, so wird die maximale Zeit, welche verstreicht, bis die Ausgangswerte berechnet sind und anliegen Propagierungszeit genannt.
- ▶ Propagierungsverzögerung: Das Maximum von  $t_{pHL}$  und  $t_{pLH}$  wird Propagierungsverzögerung genannt.

| Symbol    | Parameter                       | Limits |     |     | Unit | Test Conditions                                 |
|-----------|---------------------------------|--------|-----|-----|------|---|
|           |                                 | Min    | Typ | Max |      |   |
| $t_{PLH}$ | Turn-Off Delay, Input to Output |        | 9.0 | 15  | ns   | $V_{CC} = 5.0\text{ V}$<br>$C_L = 15\text{ pF}$ |
| $t_{PHL}$ | Turn-On Delay, Input to Output  |        | 10  | 15  | ns   |   |

## Aufgabe 13.3

- ▶ Welche drei Möglichkeiten hat man bei der Beschaltung der nicht benötigten Eingänge?
- ▶ Möglichkeiten der Beschaltung
  - ▶ Unbenutzte Eingänge können mit Signalen, die auf anderen Eingängen liegen, parallel beschaltet werden.
  - ▶ Unbenutzte Eingänge können mit der Versorgungsspannung beschaltet werden.
  - ▶ Unbenutzte Eingänge können unbeschaltet gelassen werden, da diese als "1" gelten.

## Aufgabe 13.4


- ▶ Geben Sie sinnvolle Vorschriften zur Beschaltung nicht benötigter Eingänge für die AND, OR und NOR-Bausteine an.

|            | NAND | AND | NOR | OR |
|------------|------|-----|-----|----|
| ▶ parallel | X    | X   | X   | X  |
| HIGH       | X    | X   |     |    |
| LOW        |      |     | X   | X  |
| offen      | X    | X   |     |    |

# Hazards

## Aufgabe 13.5


- Überlegen Sie sich nun unter Verwendung der Datenblätter im Anhang, wie die Hazards aussehen müssten. Zeichnen Sie ein Zeitdiagramm je Schaltung, das den Eingang  $E$ , den Ausgang  $A$ , sowie die internen Zustände  $Z_i$  enthält. Idealisieren Sie dabei, indem Sie von unendlich steilen Flanken der Bauteile ausgehen.



# Hazards

## Aufgabe 13.5

- ▶ Zweite Schaltung (die Angaben bezeichnen jeweils die typischen beziehungsweise maximalen Zeiten der Bauelemente)





# Hazards

## Aufgabe 13.6




- ▶ Wie könnte man durch Hinzuschalten zusätzlicher Gatter die Sichtbarkeit der Hazards verbessern?
- ▶ Durch das Hinzufügen von Invertern kann die Verzögerungszeit erhöht werden.

# Hazards

## Aufgabe 13.7

- ▶ Zeichnen Sie den Schaltplan einer RS-Flipflop-Schaltung (Impulsauffangschaltung), mit der kurze HIGH-Impulse gemessen werden können. Verwenden Sie dazu die im Anhang vorgestellten Bausteine. Denken Sie an eine Möglichkeit zur Initialisierung der Flipflops.



# Hazards

## Aufgabe 13.8

- ▶ Wie lang müssen die Impulse sein, damit das Flipflop korrekt schaltet? Benutzen Sie die Zeitangaben aus den Datenblättern.
- ▶ Der Impuls liege zum Zeitpunkt  $t = 0$  am Gatter an. Zum Zeitpunkt  $t = t_p$  wechselt  $\overline{Q} : 1 \rightarrow 0$  und liegt am zweiten Gatter an. Zum Zeitpunkt  $t = 2t_p$  wechselt  $Q : 0 \rightarrow 1$  und liegt am ersten Gatter an. Ab dann kann der Impuls wechseln. Der Impuls muß also mindestens  $\Delta t = 2t_p = 2 \cdot 15 \text{ ns} = 30 \text{ ns}$  lang sein.

# Hazards

## Aufgabe 13.9


- ▶ Wie muß ein Flipflop aufgebaut werden, um kurze LOW-Impulse zu registrieren? Geben Sie eine Wahrheitstabelle an und zeichnen Sie den Schaltplan einer solchen Schaltung. Der Schaltplan soll die Anschlußbelegungen der verwendeten ICs und deren PIN-Nummern enthalten.

| S | R | Q | $\overline{Q}$ |
|---|---|---|----------------|
| 0 | 0 | - | -              |
| 0 | 1 | 1 | 0              |
| 1 | 0 | 0 | 1              |
| 1 | 1 | Q | $\overline{Q}$ |

# Hazards


## Aufgabe 13.9

- ▶ Anstatt des mit  $\overline{R}$  angesteuerten NAND-Gatters kann man auch ein mit  $R$  angesteuertes NOR-Gatter verwenden.



- ▶ Ein Logikanalysator nimmt den Zeitverlauf von Signalen aus einer digitalen Schaltung auf.
- ▶ Vorteil gegenüber Oszilloskop: Mehr Eingänge (typ. 16 bis mehrere 100)
- ▶ keine Darstellung von Spannungswerten sondern nur Logikwerte.
- ▶ Triggerung auf Signale definierbar
- ▶ Analyse von Bussystemen
- ▶ Logikanalysator im Labor vorhanden

- ▶ Steckbrett, Lochrasterplatine, gedruckte Schaltung





- ▶ Das war´s...
- ▶ Projekte/Praktika mit praktischen Entwurfsaufgaben