TypTagZeitRaumBeginnDozentCPsLv. Nr.
V2Mi09:50 - 11:30S2|02 C20514.4.2010Wolfgang Heenes3,020.0012
Ü1Mi08:55 - 09:40S2|02 C20521.4.2010Wolfgang Heenes1,520.0012

Aktuelles

Inhalt

  • Fundamentale Hardware-Strukturen und ihre Modellierung
  • Hardware-Beschreibungssprache Verilog HDL
  • Technik und Technologien von FPGAs
  • Simulation, Verifikation und Synthese
  • Kombination von Berechnungsmodellen in einer Anwendung
  • Modellierung endlicher Automaten, zeitbehaftete Abläufe
  • Hierarchische Automaten, Statecharts
  • Algorithmen zur Logikminimierung
  • Abstraktere Beschreibungsformen
  • Anwendungsgebiete für FPGAs - Ausblick

siehe auch Modulhandbuch

Vorlesung

Datum InhaltFolienErrata/Bemerkungen
14.04.2010EinführungPDF 
21.04.2010Hardwarebeschreibungssprachen, FPGAs, SynthesePDFErgänzung zu Folie 43, 44
28.04.2010Verilog HDL, Simulation und Synthese, SchaltwerkePDF 
05.05.2010Simulation, HDL-Synthese IPDF 
12.05.2010HDL-Synthese II, Logik, Latch, FFPDF 
19.05.2010Simulation, Verifikation, SynthesePDF
 
26.05.2010Entwurfsbeispiel: Softcore-µPPDF
 
02.06.2010Speicher, Anwendungen FPGAsPDF 
09.06.2010EntwurfsmethodikPDF 
16.06.2010LogikminimierungPDFErgänzung Beispiel Quine-McCluskey
23.06.2010Statecharts IPDF 
30.06.2010Statecharts IIPDF 
07.07.2010SystemC, Anwendungen FPGAsPDF  
14.07.2010Ausblick, Vorträge-
 

Übung

DatumAufgabenblattMaterialLösungsvorschlagErrata/Bemerkungen
21.04.20101. ÜbungASICs1. Lösung 
28.04.20102. ÜbungXilinx_ISE_Video2. Lösung 
05.05.20103. ÜbungVerilog Übersicht
3. Lösung 
12.05.20104. Übung 4. Lösung 
19.05.20105. Übung 5. Lösung 
26.05.20106. Übung 6. Lösung 
02.06.20107. ÜbungHilfsblatt7. Lösung 
09.06.20108. Übungalu.v 8. Lösung 
16.06.20109. Übung 9. LösungFSM Aufg. 1 korrigiert
23.06.201010. Übungs. Espresso10. LösungZusatzübung
30.06.201011. Übung 11. Lösung 
07.07.201012. Übung 12. Lösung 

Eingeladene Vorträge

Prüfungsklausur

WKP Modellprozessor

Das Hilfsblatt zum Prozessor befindet sich hier.

Ein Video (aus dem Virtual FPGA Lab), welches die Ausführung des Beispielprogramms zeigt, ist hier zu finden.

Beispielprogramm als MIF-Datei - Beispielprogramm als .coe-Datei

Bit-File (prozessor.bit) des Prozessors, UCF-File (prozessor.ucf) des Prozessors

Assembler und Simulator für Windows (ZIP), Dokumentation

Sourcecodes Assembler und Simulator (ZIP)

Projekt - DCF77 Funkuhr

Im Rahmen der Vorlesungen und Übungen CMS soll der Entwurf und die Realisierung einer DCF77-Funkuhr erarbeitet werden. Dieses Projekt kann bei erfolgreichem Abschluß als Bonus (bis zu einer Notenstufe) in die Prüfungsklausur eingebracht werden. Nebenstehendes Bild zeigt einen Ausschnitt des DCF77-Signals.

Informationen zur Funktionsweise sind bei der Physikalisch-Technischen Bundesanstalt zu finden. Der Standort des Senders befindet sich in Mainflingen.

Zur Durchführung des Projekts stehen nebem dem Virtual FPGA Lab auch Laborarbeitsplätze im Mikrocomputer-Labor des Fachbereichs (A202) zur Verfügung.

Aufgabenstellung (PDF), Vorlage LaTeX (ZIP), Dokumentation FPGA (PDF)

Beispiel (Spartan 3E am Virtual FPGA Lab): Video

Espresso

Tutorial für Espresso: Skibo

Espresso: Windows (Exe), Quellen

Eingabedateien: table.zip

Batch-Datei (für Windows): run - erweiterte Batch-Datei (für Windows): run_ext

Paper zu Logikminimierung: Multiple-Valued Logic Minimization for PLA Synthesis

 

Virtual FPGA Lab

Das Virtual FPGA Lab ermöglicht den Funktionstest eigener Projekte auf einem FPGA (Spartan 3E). Verschiedene Ausgabeelemente (LED, LCD) werden von einer WebCam aufgenommen und stehen dem Benutzer als Video zur Verfügung.

Sprechstunden

Sprechstunden in der vorlesungsfreien Zeit

DatumUhrzeitRaum
---

Forum

Zur Vorlesung gibt es ein Forum. Dort werden aktuelle Hinweise bekannt gegeben und können inhaltliche Fragen diskutiert werden.

Literatur

  • Angermann, Anne; Beuschel, Michael; Rau, Martin; Wohlfarth, Ulrich: MATLAB - Simulink - Stateflow. Oldenbourg Verlag, 2007. Internetseite zum Buch.
  • Ciletti, Michael D.: Advanced Digital Design with the Verilog HDL. Prentice Hall, 2003.
  • Ciletti, Michael D.: Starter´s Guide to Verilog 2001. Prentice Hall, 2004.
  • Harel, David: Statecharts: A Visual Formalism for Complex Systems. In: Science of Computer Programming. PDF
  • Katz, Randy H.: Contemporary Logic Design. Addison-Wesley Longman, 1994.
  • Kesel, Frank; Bartholomä, Ruben: Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs. Oldenbourg Verlag, 2009.
  • Parhami, Behrooz: Computer Arithmetic - Algorithms and Hardware Design. Oxford University Press, 1999.
A A A | Drucken Drucken | Impressum Impressum | Sitemap Sitemap | Suche Suche | Kontakt Kontakt | Webseitenanalyse: Mehr Informationen
zum Seitenanfangzum Seitenanfang